EUROPEAN PATENT OFFICE

(a)

9972053

Patent Abstracts of Japan

PUBLICATION NUMBER PUBLICATION DATE

05251455 28-09-93

APPLICATION DATE APPLICATION NUMBER

: 04-03-92 : 04047154

ADDLICANT . T

APPLICANT: TOSHIBA CORP:

INVENTOR :


TAKEI SAKAE;

INT.CL.

H01L 21/321

TITLE

SEMICONDUCTOR DEVICE



ABSTRACT :

PURPOSE: To keep uniform the height of a bump and ensures excellent electrical characteristic by forming an insulated projected area at the surface of semiconductor substrate on which an element region and wirings are formed and then forming a metal film as a bump covering the projected area and electrically connecting the wirings.

CONSTITUTION: This semiconductor device forms an aluminium wiring layer 13 on a silicon substrate 11 via a silicon oxide film 12 as an insulating film and thereafter forms a silicon oxide film 14 as a protection film. A through hole H is opened, a projection 15 consisting of a polyimide film is formed and a conductive film of the three-layer structure of a barrier layer 17, copper layer 18 and a metal layer 19 is formed from the upper layer of this projection 15 to the through hole H. By electrical connection with the aluminium wiring layer 13, a conductive film of the thee-layer structure covering the projection 15 is used as a bump. Thereby, the height of bump is made uniform and good electrical characteristic can be maintained.

COPYRIGHT: (C)1993,JPO&Japio

á

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出額公開番号

特開平5-251455

(43)公開日 平成5年(1993)9月28日

Fί (51) Int.Cl.5 識別記号 庁内整理番号 技術表示箇所 HO1L 21/321 9168-4M HO1L 21/92 Τ 9168 - 4M

審査請求 未請求 請求項の数3(全 4 頁)

(71)出額人 000003078 (21)出願番号 特願平4-47154 株式会社東芝 (22)出願日 平成4年(1992)3月4日 神奈川県川崎市幸区堀川町72番地 (72) 発明者 武居 栄 神奈川県川崎市幸区小向東芝町 1 株式 会社東芝総合研究所内 (74)代理人 弁理士 木村 高久


(54) 【発明の名称】 半導体装置


(57)【要約】

(修正有)

【目的】 本発明は、パンプの高さが均一でかつ電気的 特性の良好な半導体装置を提供することを目的とする。

【構成】 本発明では、本子領域および配線14の形成 された半導体基板 1 1 表面に突出するように絶縁性の突 起部15を形成し、この突起部15を覆うと共に配線1 4に電気的に接続するようにパンプとしての金属膜1 7. 18, 19を形成している。





(4)

特願平5-251455

よい。また保護膜を省略してもよい。

【0031】また、3層膜からなる導体膜については基板との密着性、導電性、リードフレームとの接続性を満足するものであればよいことはいうまでもない。

5

[0032]

【発明の効果】以上説明してきたように、本発明によれば、高さが均一なパンプを有し、電気的特性を良好に維持することのできる半導体装置を得ることができる。

(図面の簡単な説明)

【図1】本発明実施例の半導体装置を示す図

【図2】本発明実施例の半導体装置の製造工程図

【図3】本発明の他の実施例の半導体装置を示す図

【図4】本発明の他の実施例の半導体装置を示す図

【図 5】 従来例の半導体装置を示す図

【図6】従来例の半導体装置を示す図

【符号の説明】

し シリコン基板

2 絶象膜

3 A 1 配線層

4 保護膜

5 めっき層 (パンプ)

6 シリコン突起部

7 Ti周

8 Cu曆

9 Au屬

11 シリコン基板

12 酸化シリコン膜

13 AI配線層

14 保護膜

15 突起 (ポリイミド膜)

17 T1層

18 Cu∰

19 Au腐

(B1) (B2) (B6)

(a) (B1) (B2) (B6)

(b) (B3) (B3) (B4)